国产免费久久精品99re不卡,yellow2025最新资源在线观看,yellow中文字幕官网2022最新,边摸边吃奶边做的免费视频,91国产在线自在拍18,在线观看黄不用播放器

  ARM處理器近年來是非?；馃?，尤其是用于一些通信硬件設(shè)備中。如：廈門計訊TG463千兆網(wǎng)關(guān)就是采用高端ARM處理器，使用更安全應(yīng)用更靈活。那么，ARM處理器有哪些特點呢？

  一、ARM處理器的一些特點

  支持Thumb(16位)/ARM(32位)雙指令集，能很好的兼容8位/16位器件。Thumb指令集比通常的8位和16位CISC/RISC處理器具有更好的代碼密度;

  指令執(zhí)行采用3級流水線/5級流水線技術(shù);

  帶有指令Cache和數(shù)據(jù)Cache，大量使用寄存器，指令執(zhí)行速度更快。大多數(shù)數(shù)據(jù)操作都在寄存器中完成。尋址方式靈活簡單，執(zhí)行效率高。指令長度固定(在ARM狀態(tài)下是32位，在Thumb狀態(tài)下是16位);

  支持大端格式和小端格式兩種方法存儲字?jǐn)?shù)據(jù);

  支持Byte(字節(jié)，8位)、Halfword(半字，16位)和Word(字，32位)三種數(shù)據(jù)類型。

  支持用戶、快中斷、中斷、管理、中止、系統(tǒng)和未定義等7種處理器模式，除了用戶模式外，其余的均為特權(quán)模式;

  處理器芯片上都嵌入了在線仿真ICE-RT邏輯，便于通過JTAG來仿真調(diào)試ARM體系結(jié)構(gòu)芯片，可以避免使用昂貴的在線仿真器。另外，在處理器核中還可以嵌入跟蹤宏單元ETM，用于監(jiān)控內(nèi)部總線，實時跟蹤指令和數(shù)據(jù)的執(zhí)行;

  具有片上總線AMBA(Advanced Micro-controller Bus Architecture)。

  AMBA定義了3組總線：先進(jìn)高性能總線AHB(Advanced High performance Bus);先進(jìn)系統(tǒng)總線ASB(Advanced System Bus);先進(jìn)外圍總線APB(Advanced Peripheral Bus)。

  通過AMBA可以方便地擴(kuò)充各種處理器及I/O，可以把DSP、其他處理器和I/O(如UART、定時器和接口等)都集成在一塊芯片中;

  采用存儲器映像I/O的方式，即把I/O端口地址作為特殊的存儲器地址;

  具有協(xié)處理器接口。ARM允許接16個協(xié)處理器，如CP15用于系統(tǒng)控制，CP14用于調(diào)試控制器;

  采用了降低電源電壓，可工作在3.0V以下;減少門的翻轉(zhuǎn)次數(shù)，當(dāng)某個功能電路不需要時禁止門翻轉(zhuǎn);減少門的數(shù)目，即降低芯片的集成度;降低時鐘頻率等一些措施降低功耗;

  體積小、低成本、高性能。

  二、一個典型的ARM體系結(jié)構(gòu)

  包含有32位ALU、31個32位通用寄存器及6位狀態(tài)寄存器、32&TImes;8位乘法器、32&TImes;32位桶形移位寄存器、指令譯碼及控制邏輯、指令流水線和數(shù)據(jù)/地址寄存器等。

  1、ALU

  ARM體系結(jié)構(gòu)的ALU與常用的ALU邏輯結(jié)構(gòu)基本相同，由兩個操作數(shù)鎖存器、加法器、邏輯功能、結(jié)果及零檢測邏輯構(gòu)成。ALU的最小數(shù)據(jù)通路周期包含寄存器讀時間、移位器延遲、ALU延遲、寄存器寫建立時間、雙相時鐘間非重疊時間等幾部分。

  2、桶形移位寄存器

  ARM采用了32&TImes;32位桶形移位寄存器，左移/右移n位、環(huán)移n位和算術(shù)右移n位等都可以一次完成，可以有效的減少移位的延遲時間。在桶形移位寄存器中，所有的輸入端通過交叉開關(guān)(Crossbar)與所有的輸出端相連。交叉開關(guān)采用NMOS晶體管來實現(xiàn)。

  3、高速乘法器

  ARM為了提高運算速度，采用兩位乘法的方法，2位乘法可根據(jù)乘數(shù)的2位來實現(xiàn)“加-移位”運算。ARM的高速乘法器采用32&TImes;8位的結(jié)構(gòu)，完成32×2位乘法也只需5個時鐘周期。

  4、浮點部件

  在ARM體系結(jié)構(gòu)中，浮點部件作為選件可根據(jù)需要選用，F(xiàn)PA10浮點加速器以協(xié)處理器方式與ARM相連，并通過協(xié)處理器指令的解釋來執(zhí)行。

  浮點的Load/Store指令使用頻度要達(dá)到67%，故FPA10內(nèi)部也采用Load/Store結(jié)構(gòu)，有8個80位浮點寄存器組，指令執(zhí)行也采用流水線結(jié)構(gòu)。

  5、控制器

  ARM的控制器采用硬接線的可編程邏輯陣列PLA，其輸入端有14根、輸出端有40根，分散控制Load/Store多路、乘法器、協(xié)處理器以及地址、寄存器ALU和移位器。

  6、寄存器

  ARM內(nèi)含37個寄存器，包括31個通用32位寄存器和6個狀態(tài)寄存器。